关于滤波电容、去耦电容、旁路电容作用及其原理

滤波电容、去耦电容、旁路电容的功能及原理

在电路方面，总有驱动源和被驱动负载。如果负载电容相对较大，驱动电路充放电，完成信号跳转，在陡峭的上升边缘，电流较大，因此驱动电流会吸收大电源电流，由于电路、电阻（特别是芯片管脚电感，会反弹），该电流实际上是一种噪声，会影响正常工作。这是耦合。

去莲藕电容是为了满足驱动电路电流的变化，避免耦合干扰发挥电池的作用。

旁路电容器实际上是莲花，但旁路电容器一般是指高频旁路，即提高高频开关噪声的低阻抗泄漏方式。高频旁路电容器一般相对较小，根据谐振频率一般为0.1u，0.01u等等，去耦电容一般比较大，是10u或更大，根据电路中的分布参数和驱动电流的变化来确定。

去耦和旁路可视为滤波器。去耦电容器相当于电池，以避免电压因电流突变而下降，相当于滤波器。具体容量值可根据电流、预期纹波和工作时间计算。去耦电容器一般很大，对更高频率的噪声基本无效。旁路电容器用于高频，即电容器的频率阻抗特性。

一般来说，电容器可以个RLC串联模型。在某个频率下，会发生谐振，电容器的阻抗等于ESR。如果你看电容器的频率阻抗曲线图，你会发现它通常是一个V形曲线。具体曲线与电容器的介质有关，因此在选择旁路电容器时应考虑电容器的介质。一种更安全的方法是增加几个电容器。

去耦电容器在集成电路电源和地面之间有两个功能：一方面是集成电路的蓄能电容器，另一方面是设备的高频噪声。典型的数字电路去耦电容值为0.1μF。该电容分布电感的典型值为5μH。0.1μF去耦电容为5μH其并行共振频率约为7MHz也就是说，对于10，MHz以下噪声具有良好的去耦效果，对40MHz上述噪声几乎无效。

1μF、10μF并行共振频率为20MHz以上，去除高频噪声的效果更好。每10片左右的集成电路应增加一个充放电电容器或一个蓄能电容器，可选10个μF左右。最好不要使用电解电容器。电解电容器由两层薄膜卷起。这种卷起结构在高频时表现为电感。使用钽电容器或聚碳酸酯电容器。去耦电容器的选择不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

退耦原理： (去耦即退耦)

大师和前辈总是告诉我们这样的经验规则：在电路板的电源接入端放置1~10μF过滤低频噪声的电容器；在电路板上每个设备的电源和地线之间放置0.01～0.1μF过滤高频噪声的电容器。书店里能得到的大部分高速公路PCB在高速数字电路设计的经典教程中，也不厌其烦地引用了地引用(俗称外国人)Rule of Thumb）。但是为什么要这样用呢？

首先，我的理解介绍了两个常见的简单概念。

什么是旁路？旁路（Bypass），指为信号中的一些有害部件提供低阻抗的通道。电源中的高频干扰是一种典型的无用成分，在进入目标芯片之前需要提前干燥，通常我们使用电容器来实现这一目标。目的电容是所谓的旁路电容（Bypass Capacitor）,它利用了电容器的频率阻抗特性（理想电容器的频率特性随着频率的增加而降低，地球上的每个人都知道）。可以看出，旁路电容器主要用于高频干扰（高度相对，一般认为20MHz以上为高频干扰，20MHz以下是低频纹波)。

什么是退耦？退耦（Decouple）， 多级电路中最早采取的措施是确保前后级间信号传输不影响各级静态工作点。当芯片内部的开关动作或输出发生变化时，电源中的退耦表示需要 大电流应立即从电源在线提取，这可能会降低电源在线电压，从而干扰自身和其他设备。为了减少这种干扰，需要在芯片附近设置一个 储电的小水池提供了这种瞬时的大电流能力。

旁路和退耦都是为了降低电源噪声。旁路主要是为了减少电源噪声对设备本身的干扰（自我保护）；解耦是为了减少设备产生的噪声对电源的干扰（家庭丑陋）。有人说退耦是针对低频的，旁路是针对高频的。我认为这是不准确的。高速芯片的内部开关操作可能高达GHz，因此，对电源线的干扰显然不属于低频范围，因此目的的解耦电容器也需要具有良好的高频特性。在本文的下面讨论中，无论噪声的来源如何，都没有刻意区分解耦和旁路。

在简说明旁路和退耦后，我们来看看芯片在工作时是如何干扰电源线的。我们建立了一个简单的IO Buffer图腾柱用于输出模型IO驱动电路由两个互补驱动MOS由管道组成的输出级驱动具有串联源匹配电阻的传输线(传输线阻抗为Z0）。

设置电源引脚和地引脚的封装电感和引线电感之和分别为：Lv和Lg。两个互补的MOS管（接地的NMOS和接电源的PMOS）简单地用作开关。假设在线传输点的电压和电流在初始时间为零，当设备需要从电源管脚吸收电流时，设备将驱动传输线在某为高电平。

在时间T1，使PMOS管导通，电流从PCB板上的VCC流入，流经包装电感Lv，跨越PMOS管道，串联终端电阻，然后流入传输线，输出电流范围为VCC/（2×Z0)。电流在传输线网络上完全返回（Round-Trip）时间，时间T2.之后，整个传输线处于电荷充满状态，无需额外流入电流维持。

当电流瞬间涌过封装电感时，Lv当芯片内的电源提供点产生电压降低的干扰。该干扰在电源中称为同步开关噪声（SSN，Simultaneous Switching Noise；SSO，Simultaneous Switching Output Noise）或Delta I噪声。

在时间T3，关闭PMOS在此之前，管道不会产生脉冲噪声PMOS管道一直打开，没有电流。同时打开NMOS此时，传输线、地平面、封装电感Lg以及NMOS管道形成一回路，瞬时电流通过开关B，这样，参考电平点在芯片内部的地结点被抬高干扰。该扰动在电源系统中被称为地弹噪声（Ground Bounce，我个人读着地tan）。

芯片引脚存在于实际电源系统中，PCB任何互联网，如接线、电源层和底层，都有一定的电感值，所以上面是IC级分析的SSN以及地弹噪声Board Level以同样的方式存在，而不仅仅局限于芯片内部。就整个电源分布系统而言，（Power Distribute System）这就是所谓的电源电压坍塌噪声。

由于芯片输出开关操作和芯片内部操作，需要立即从电源中提取大电流，电源特性不能快速响应电流变化，高速开关电源开关频率仅为MHz量级。为了保证芯片附近电源的在线电压不会因为SSN地弹噪声降低超过设备手册规定的容量，需要在芯片附近为高速电流需求提供储能电容，即所需的退耦电容。

因此，有三个重要的电容分布参数：等效串联电阻ESR 等效串联电感ESL 、等效并联电阻EPR Rp 。最重要的是ESR、 ESL，在实际分析电容模型时，一般只使用RLC简化模型，即分析电容C、ESR、ESL。

由于寄生参数的影响，特别是ESL实际电容的频率特性显示阻抗和频率为V字形曲线，低频随频率增加，电容阻抗降低；当达到最低点时，电容阻抗等于ESR；随后，随着频率的增加，阻抗增加，表现出电感特性(归功于ESL）。因此，不仅要考虑电容的选择，还要考虑其他因素。

所有考虑的出发点都是减少电源地之间的感应阻力（满足电源最大容量阻力）。当瞬时大电流流过电源系统时，不会产生大噪声干扰芯片的电源地引脚。

电容的频率特性

当频率高时，电容器不再被视为总参数，寄生参数的影响不容忽视。寄生参数包括Rs，等效串联电阻（ESR）和Ls等效串联电感（ESL）。如图1所示，C为静电容器，1Rp泄漏电阻，又称绝缘电阻，值越大(通常在GΩ漏电越小，性能越可靠。

因为Pp通常很大（GΩ因此，在实际应用中可以忽略，Cda和Rda介质吸收电容器和介质吸收电阻。介质吸收是一种滞后的内部电荷分布，它恢复了快速放电后的部分电荷。

ESR和ESL对电容器的高频特性影响最大，因此常用如图1所示（b）所示的串联RLC可计算出谐振频率和等效阻抗：

电容器串联RLC模型的频域阻抗图如图2所示，电容器在谐振频率以下表现为容性；当谐振频率以上表现为感性时，电容器的去耦效应逐渐减弱。同时，还发现，随着频率的增加，电容器的最小等效阻抗值是串联谐振频率ESR。